กระบวนการ EPI (epitaxy) เป็นเทคโนโลยีการเติบโตของวัสดุสำคัญในการผลิตเซมิคอนดักเตอร์ มันเป็น Epitaxies ชั้นของวัสดุซิลิกอนผลึกเดี่ยวคุณภาพสูงหรือโลหะผสมซิลิคอนบนพื้นผิวซิลิกอนผลึกเดี่ยวเพื่อให้แพลตฟอร์มวัสดุที่ดีขึ้นสำหรับการผลิตอุปกรณ์ที่ตามมา มีการใช้กันอย่างแพร่หลายในอุปกรณ์พลังงาน, CMOS, อุปกรณ์ความเร็วสูง, BICMOS, RF ชิป ฯลฯ
1. คำจำกัดความของกระบวนการ EPI
Epitaxy (การเจริญเติบโตของ epitaxial) หมายถึงการเจริญเติบโตของวัสดุเดียวกันหรือแตกต่างกันตามทิศทางขัดแตะบนพื้นผิวคริสตัล (โดยปกติแล้วซิลิกอนผลึกเดี่ยว) ที่มีโครงสร้างขัดแตะที่มีอยู่
2. วัตถุประสงค์หลักของกระบวนการ EPI
| วัตถุประสงค์ | อธิบาย |
| คุณภาพคริสตัลที่ดีขึ้น | ให้ชั้นความหนาแน่นที่มีคุณภาพสูงและมีความหนาแน่นต่ำ |
| การควบคุมความเข้มข้นของยาสลบและประเภท | ภูมิภาคที่ต่ำกว่า (เจือต่ำ) หรือเจือมากกว่าสารตั้งต้นทำให้เกิดพื้นที่ดริฟท์ |
| แนะนำวิศวกรรมความเครียด | แนะนำ SIGE หรือแรงกดดันในชั้น EPI เพื่อปรับปรุงการเคลื่อนย้ายของผู้ให้บริการ (เช่นซิลิกอนที่ทำให้เครียด) |
| จัดเตรียมเลเยอร์การแยกอุปกรณ์ | รองรับการก่อตัวของเลเยอร์การแยกแนวตั้งในซอย, บิคโมสและโครงสร้างอื่น ๆ |
| รองรับโครงสร้างอุปกรณ์แรงดันไฟฟ้าสูง |
ตัวอย่างเช่น LDMOS และ IGBT ต้องการชั้น EPI ที่มีความหนาและมีความหนาต่ำเป็นพื้นที่ดริฟท์เพื่อเพิ่มแรงดันไฟฟ้า
|
3. การจำแนกกระบวนการ EPI
1. การจำแนกตามประเภทวัสดุ
| พิมพ์ | อธิบาย |
| Si Epi | ชั้น epitaxial crystal silicon ที่พบมากที่สุด |
| Sige Epi | เลเยอร์ epitaxial ซิลิคอนเจอร์เมนเนอร์สำหรับวิศวกรรมสายพันธุ์หรืออุปกรณ์ RF |
| SI: C epi | ชั้น epitaxial ซิลิกอนที่เจือด้วยคาร์บอนเพื่อ จำกัด การแพร่กระจายของโบรอน (PMOS) |
| III-V epi | GAAS, INP ฯลฯ ส่วนใหญ่ใช้ในอุปกรณ์ optoelectronic อุปกรณ์ความเร็วสูง (มักจะไม่อยู่ในสายหลัก CMOS) |
2. การจำแนกประเภทโดยประเภทยาสลบ
| พิมพ์ | อธิบาย |
| n-type epi | ฟอสฟอรัส\/สารหนูเจือเหมาะสำหรับชั้นของอุปกรณ์พลังงานดริฟท์เช่น N-LDMOS |
| p-type epi | โบรอนเจือเหมาะสำหรับโครงสร้างอุปกรณ์ P-type CMOS |
| EPI ที่แท้จริง | ยาสลบต่ำมากใกล้กับซิลิคอนภายในสำหรับการใช้งานแรงดันสูง |
3. การจำแนกตามรูปแบบโครงสร้าง
| พิมพ์ | อธิบาย |
| EPI ชั้นเดียว | โครงสร้างความหนา\/ยาสลบเดี่ยว |
| Multilayer EPI | ยาสลบอย่างให้คะแนนเช่นเลเยอร์ P\/N สลับที่จำเป็นสำหรับโครงสร้าง superjunction SJ MOSFET |
| EPI ที่เลือก | เติบโตเฉพาะในพื้นที่ท้องถิ่นของเวเฟอร์ (เช่นแหล่งที่มา\/ท่อระบายน้ำ) ใช้สำหรับ FinFET หรือโครงสร้างที่ทำให้เครียด |
4. ภาพรวมของการไหลของกระบวนการ EPI
การเตรียมสารตั้งต้น:
- การทำความสะอาดเวเฟอร์ซิลิคอนขัดเงา (การทำความสะอาด RCA);
- ถอดชั้นออกไซด์ดั้งเดิม (การรักษาด้วยก๊าซ HF หรือ HCl);
- การลดพื้นผิวเพื่อทำความสะอาด Si (100) พื้นผิวเปลือย
การเจริญเติบโตของคริสตัล (ปฏิกิริยา epitaxial):
-ใช้ CVD (การสะสมไอสารเคมี);
-ก๊าซปฏิกิริยาทั่วไป:
-sih₄ (ซิน), sicl₄, hcl
-Doping Gas: Ph₃ (ฟอสฟอรัส), B₂h₆ (โบรอน), Ash₃ (สารหนู)
พารามิเตอร์การควบคุมกระบวนการ:
-temperature: 900 องศา ~ 1200 องศา (เครื่องปฏิกรณ์ผนังร้อนหรือผนังเย็น)
-แรงดัน: ความดันต่ำหรือความดันบรรยากาศ;
-อัตราการเติบโต:<1μm/min (strict requirements on thickness/uniformity)
โพสต์การประมวลผล:
-การทดสอบความหนาสม่ำเสมอความสม่ำเสมอ, การกระจายยาสลบ;
-ขั้นตอนการวัดความสูง;
-การวิเคราะห์ข้อบกพร่องของพื้นผิว (เช่นการใช้ Optics\/SEM\/AFM\/etc เพื่อตรวจจับความคลาดเคลื่อนของคริสตัล)
5. สถานการณ์แอปพลิเคชัน EPI ทั่วไป
1. อุปกรณ์พลังงาน (LDMOS, IGBT, ไดโอด)
การยาสลบต่ำชั้น EPI หนาเป็นพื้นที่ดริฟท์;
เพิ่มแรงดันไฟฟ้าแยกและลดการสูญเสียการนำ
2. อุปกรณ์ประสิทธิภาพสูง FINFET\/CMOS
Selective sige epi ในแหล่ง\/ท่อระบายน้ำ;
แนะนำความเครียดปรับปรุงความคล่องตัวและลดความต้านทาน
3. อุปกรณ์ RF (RF CMOS, HBT)
ชั้น Sige EPI ที่ควบคุมได้อย่างแม่นยำเป็นโครงสร้างที่แตกต่างกัน (เช่น Sige HBT);
ให้การตอบสนองความถี่ที่ดีขึ้นและลักษณะเสียงรบกวนต่ำ
6. ความท้าทายของกระบวนการ EPI
| ท้าทาย | อธิบาย |
| การควบคุมข้อบกพร่องของตาข่าย | เลเยอร์ EPI จะต้องรักษาความหนาแน่นของความคลาดเคลื่อนต่ำ (เช่น TDD <1E4) |
| การควบคุมความแม่นยำของยาสลบ | เพื่อให้บรรลุความแปรปรวน <5% โดยเฉพาะอย่างยิ่งในโครงสร้างหลายชั้น |
| ความสะอาดของอินเทอร์เฟซ | สิ่งสกปรก\/การออกซิเดชั่นของอินเทอร์เฟซอาจทำให้เกิดความไม่ตรงกันของคริสตัลและการย่อยสลายทางไฟฟ้า |
| ขั้นตอนความสูง\/การควบคุมบันได | ความต้องการสูงสำหรับการถ่ายภาพและความเรียบ |
| ค่าใช้จ่าย | อุปกรณ์ EPI มีราคาแพงช้าและมีราคาแพง |
7. ความสัมพันธ์ระหว่าง EPI และเทคโนโลยีอื่น ๆ
| เทคโนโลยี | ความสัมพันธ์ |
| ซอย | EPI สามารถปลูกได้บนชั้นซิลิกอนสำหรับการผลิตอุปกรณ์ |
| FINFET | แหล่งที่มา\/ท่อระบายน้ำมักจะใช้ EPI แบบเลือกเพื่อแนะนำความเครียด |
| ซุปเปอร์ | เลเยอร์ EPI แบบ p\/n หลายชั้นแบบสลับกันเป็นโครงสร้าง MOS แรงดันสูง |
| CMOs แรงดันสูง | เลเยอร์ EPI ประกอบด้วยพื้นที่ดริฟท์แรงดันสูงและเพิ่มประสิทธิภาพ RON และ BV ให้เหมาะสมกับชั้นที่ฝังอยู่ |
สรุป
| โครงการ | เนื้อหา |
| วัตถุประสงค์ | จัดหาโครงสร้างผลึกเดี่ยวที่มีคุณภาพสูงและควบคุมได้ |
| ทาง | การสะสมไอเคมี (CVD) epitaxy ผลึกเดี่ยวบนเวเฟอร์ |
| แอปพลิเคชัน | อุปกรณ์แรงดันสูง, RF, FinFet, ซอย, อุปกรณ์ไฟฟ้า ฯลฯ |
| ท้าทาย | ข้อบกพร่องของคริสตัล, ความแม่นยำในการเติม, ความเรียบของพื้นผิว, ค่าใช้จ่าย |
